アクセスカウンタ

zoom RSS テーマ「FPGA」のブログ記事

みんなの「FPGA」ブログ

タイトル 日 時
【SDR V2.0】FPGAの開発、半分程度完了
【SDR V2.0】FPGAの開発、半分程度完了 SDRV2.0のFPGAの基本的な部分は多分できたと思う。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2017/11/12 11:11
【FPGA】SDR V2.0
【FPGA】SDR V2.0 SDR V2.0開発中。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/11/11 09:49
【FPGA】FIFOが使えそう..
【FPGA】FIFOが使えそう.. コアジェネレータで作った非対称・非同期のFIFOの動作がNEXYS3の頃から怪しかった。 ...続きを見る

なるほど(納得、参考になった、ヘー) ブログ気持玉 1 / トラックバック 0 / コメント 2

2017/11/04 13:46
【FPGA】スペアナもどき(2)
【FPGA】スペアナもどき(2) ADCへの入力は、ワニ口ケーブルで接続していたので、同軸で接続できるようにコネクタに変更。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/11/03 15:26
【FPGA】スペアナもどき
【FPGA】スペアナもどき ADCからPCに取り込んだデータをフーリエ変換してみた。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2017/11/01 20:39
【FPGA】第一段階完了
【FPGA】第一段階完了 ようやくできた。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2017/10/19 21:15
【FPGA】何か出た..
【FPGA】何か出た.. ADCでキャプチャしたデータをPCに取り込んで、表示してみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/18 21:49
【FPGA】UART ようやくできた..
【FPGA】UART ようやくできた.. UARTがようやくできた。  ...続きを見る

ガッツ(がんばれ!) ブログ気持玉 1 / トラックバック 0 / コメント 2

2017/10/15 09:04
【FPGA】Vivadoバージョンアップ
【FPGA】Vivadoバージョンアップ Vivadoが2017.2→2017.3にバージョンアップしたようなので、早速インストールした。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/14 09:48
【FPGA】波形のキャプチャ
【FPGA】波形のキャプチャ ADCを制御して波形をキャプチャすることがようやくできた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/11 20:57
【FPGA】諦めてマニュアルを読むことに..
この連休で、例によってだらだらとVivadoを弄って、なんとなく感覚は掴めてきたけど、基本的なところが理解できていないせいか、頻繁に躓く。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/09 16:06
【FPGA】エラーメッセージが怪しい..
自前のプロジェクトでエラーメッセージがいろいろ出てくるので悩んでいる。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/05 21:35
【FPGA】ILAを追加するとタイミングエラーが..
致命的なタイミングのワーニングは、該当パスを制約ファイルで対象外にしたら無くなった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/03 21:34
【FPGA】Basys3のUSBが繋がらなくなった。
Basys3をコンフィグして動かそうと思ったんだけど、ハードウェアマネージャからOpen Targetを実行しても、ハードウエアが見つからない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/10/02 20:14
【FPGA】シミュレーションできた..
【FPGA】シミュレーションできた.. 相変わらず、のろのろとFPGAの開発を行っている。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2017/09/28 21:13
【FPGA】UARTのシミュレーションで悩む..
今日も朝からだらだらとFPGAで遊んでいる。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/09/17 15:51
【FPGA】結局RAMを使う..
三連休は、天気が悪そうなので、じっくりFPGA。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/09/16 14:52
【FPGA】FIFOの不可解な動作
【FPGA】FIFOの不可解な動作 最近は、全く製作意欲が湧かず、プロジェクトがほとんど凍結状態だけど、久しぶりにFPGAを弄ってみる気になった。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2017/09/10 15:50
【自作】二兎を追う..
【自作】二兎を追う.. 最近アナログばかりやっているけど、だいぶ行き詰ってきた。 このままだと、Verilogの文法とか忘れそうなので、しばらく二兎を追うことにしたい。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/07/27 21:23
【FPGA】ロジアナは使えるようになったけど..
【FPGA】ロジアナは使えるようになったけど.. Nexys3で使っていたADCをBasys3に繋いで、出力をロジアナで観測してみた。 符号付整数のアナログ表示ができるので非常に観易い。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/24 21:22
【FPGA】ようやくシミュレーションまで完了
【FPGA】ようやくシミュレーションまで完了 Verilogを使って外部のADCからのデータを取り込むプロジェクトを作成し、ようやくシミュレーションまで完了した。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/23 21:00
【FPGA】Vivado 2017.1
【FPGA】Vivado 2017.1 Vivadoの新しいバージョンがリリースされた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/20 20:20
【FPGA】Vivadoは全く別物..
IDEからVivadoへの移行で、手こずっている。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/17 21:03
【FPGA】ロジックアナライザを試してみる..
【FPGA】ロジックアナライザを試してみる.. Vivadoに乗り換える際に、一番期待していた機能がロジックアナライザ。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/08 20:09
【FPGA】USB-UART Bridge
Nexys3では、PCとの通信はAdeptという手段が用意されていた。 ...続きを見る

ガッツ(がんばれ!) ブログ気持玉 1 / トラックバック 0 / コメント 0

2017/04/05 20:46
【FPGA】大誤算..
やっちまったかも。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/04 20:18
【FPGA】VivadoがノートPCにインストールできない (追記 問題解決)
【FPGA】VivadoがノートPCにインストールできない (追記 問題解決) デスクトップPCには何の問題もなくインストールできたVivadoだけど、ノートPCにはインストールできない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/04/01 07:57
【FPGA】最初のプロジェクト完了
出版社が提供しているファイルをダウンロードして、本に書いてある通りにやったので、動いて当たり前なんだけど、ボードが初期不良でないことやツールのインストールが正常だということの証明にはなる。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/03/30 20:12
【FPGA】『FPGAプログラミング大全 Xilinx編』購入
【FPGA】『FPGAプログラミング大全 Xilinx編』購入 最近は、Kindle本ばかり購入しているので、紙の本は買っていない。 たまに買うことがあっても、ネット通販で購入することが多い。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/03/29 20:11
【FPGA】Basys3 到着
【FPGA】Basys3 到着 Basys3が到着。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/03/28 20:15
【FPGA】げっ!Verilogか..
DigilentのサイトからBasys3のマニュアルやサンプルプログラムをダウンロードしたんだけど、サンプルは全てVerilogだった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/03/27 21:46
【FPGA】Artix-7に乗り換え
いままで、XilinxのIEDを使って、Spartan6で遊んでいたけど、デバイスとしてだいぶ古くなってきた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/03/26 17:16
【FPGA】久々のVHDL
【FPGA】久々のVHDL また少しFPGAが弄りたくなってきたので、VHDL再開。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/02/15 21:21
【SDR】さすがディジタル
【SDR】さすがディジタル USBオーディオでは、直交ミキサを使ってもサイドバンドが抑制できないことがわかった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2017/02/12 14:15
【FPGA】PCからのコマンドで動作させる..
最近はだいぶペースが落ちているFPGAのプロジェクトだが、深く静かに潜航中。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2016/03/13 07:12
【FPGA】IPコアジェネレータのエラー
最近は、IPコアジェネレータで苦戦している。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2016/02/27 15:26
【FPGA】データキャプチャ、デバッグ完了
FPGAも細々と進行中。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/11/26 20:04
【FPGA】コマンドデコーダ
コマンドデコーダのモジュール化を行った。  使えるコマンドは、NOP、DATA_WR、DATA_RDの3つだけ。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/10/26 20:21
【FPGA】メモリコントロールブロック完成
ブロック化の第二弾。 メモリとメモリに読み書きする制御部をブロックにした。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/10/21 20:47
【FPGA】PCとの接続ブロック完成
【FPGA】PCとの接続ブロック完成 PCとの接続ブロックができた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/10/18 06:23
【FPGA】モジュール化
ちょっと回り道になるけど、今まで作ったFPGAの回路をモジュール化したいと思う。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/10/17 10:37
チップ内ワークベンチ
先週は、SDRで使っているADCが何MHzまで動くか確認するために、FPGA内に簡単なデジタルオシロを組み込んで測定しようとしていた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/10/11 08:10
チップ内電子工作
「チップ内電子工作」 昨日届いたトラ技11月号特集のサブタイトルだ。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/10/10 08:47
【SDR】あせらず、続ける..
SDRのプロジェクトは、ほぼ毎日なんだかんだやっているけど、ほとんど進まない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/09/20 12:19
【SDR】あまり変わり映えしない..
全く気合いが入っていないので、ほとんど進んでいなかったSDRのプロジェクトだが、ようやくFPGAの見直しを行った。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/09/13 14:59
来月号のトラ技が楽しみ..
定期購読しているトラ技が今日届いた。 今月号は、あまりぱっとした記事がないなぁと思いながらページをぱらぱらしていたら..。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/09/09 20:31
【SDR】FPGAとのインタフェースを再検討
winmm.dllのコールバックが発生しないというC#のプログラムのトラブルで挫折していたSDRのプロジェクトを再開した。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/09/02 20:56
【FPGA】DDSの確認
【FPGA】DDSの確認 DDSのROMの内容がやっと確認できた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/07/13 21:19
【FPGA】もう一息..
【FPGA】もう一息.. FPGA上に作ったDDSの出力データをバッファメモリ経由でPCに取り込んで表示してみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/07/11 11:46
【FPGA】ようやく光が..
ようやく光が見えてきた。 いよいよ、このダンジョンから抜け出せるかも..。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/07/09 21:25
【FPGA】ISEがWin8.1で不調
XilinxのISE14.7をWin8.1で使おうとすると、どうも調子が悪い。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/07/05 09:16
【FPGA】ようやくシミュレーション完了
最近、あまり気合が入っていないので、SDRプロジェクトが中々進まない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/07/03 21:30
またまたFPGA..
電子笛を、一日中吹いているわけにもいかず、アンテナを建てたものの移動用の短縮ホイップでは、思うように交信できず..。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/06/27 17:21
【SDR】疲れるなぁ..
久しぶりにFPGA。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/04/29 17:36
【SDR】初めから..
EWIもちょっと飽きてきたし、一気に練習しても上手くなれるわけじゃなさそうだ。 先日購入した教則本は、ズブの素人には難しすぎるので、新しい教則本を発注した。 といっても、EWI専用のものはほとんど無いので、サックス用の教則本を発注した。 似たようなもんだから使えるだろう。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/04/26 06:35
【SDR】いよいよ手詰まりか..
複素周波数変換が怪しいので、関連するソースを確認したけど、特に問題になりそうなところは見つからない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/04/12 06:33
【SDR】複素ミキサが犯人か..
今日は、コピペでDDSを追加してADCの出力の代わりに入れてみた。 ...続きを見る

なるほど(納得、参考になった、ヘー) ブログ気持玉 1 / トラックバック 0 / コメント 0

2015/04/09 21:19
【SDR】デシメータ以降は、問題なし..
内蔵しているDDSの出力を1kHzに設定して、デシメータに直接入力して、PCに取り込んでみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/04/08 21:10
【SDR】CORDIC実装
CORDICを実装してみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/25 20:39
【SDR】AMの復調
AMの復調をPC側でやってみたけど、信号強度が弱いせいか全く音声にならない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/24 21:31
【SDR】SDRのハードウエア、ようやく完成
思い起こせば1年前、FPGAボードと高速のADCを使ってSDRを作ろうと思い立った。 ...続きを見る

ナイス ブログ気持玉 1 / トラックバック 0 / コメント 0

2015/03/22 06:35
【FPGA】何か出た!!
ようやく何か出た。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/21 15:54
【FPGA】もう一息..
ようやくFIFOが正常に動くようになった。 原因は、解ってみれば簡単なんだけど..。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/19 20:33
【FPGA】FIFO単独でシミュレーションしてみる..
FIFOの書き込みがどうしてもうまくいかないので、FIFOだけの新しいプロジェクトを立ち上げてシミュレーションしてみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/18 21:48
【FPGA】非対称FIFO書き込みできない..
シミュレーションのイニシャライズとかラッチのタイミングを変えたりして、CICフィルタの出力が出るところまではできた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/16 21:32
【FPGA】CICフィルタが動作していない..
シミュレーションでCICフィルタの出力が出ていないことが判明。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/14 18:04
【FPGA】シミュレーションができるようになった..
SDRのシミュレーションがようやく走るようになった。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/13 20:43
【FPGA】シミュレーション用のデータ
出力されるであろう1kHzの信号を1サイクル分確認するためには、シミュレーション時間は、1ms必要だ。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/12 21:11
【FPGA】SDRのシミュレーション
作成中のSDR、論理合成でエラーが出なくなったので、シミュレーションしようと思うんだけど、今迄みたいに単独の信号線にHighとLowの信号を入れてやるだけではシミュレーションできない。 ...続きを見る

なるほど(納得、参考になった、ヘー) ブログ気持玉 1 / トラックバック 0 / コメント 0

2015/03/11 20:48
【FPGA】ダイレクトサンプリング式SDR
今、奮闘しているダイレクトサンプリング方式のSDRのブロックダイアグラムが作ってなかったので、作成してみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/06 22:00
【FPGA】ようやく全体のコーディング完了..
まあ、最初から上手く動くわけも無く、エラー出まくり。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/03/05 21:30
【FPGA】デシメーション率などをざっと決める..
ADCの動作が確認されたので、いよいよここからが本番。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/02/26 20:50
【FPGA】ようやくできた..
昨日、波形がキャプチャできたので、今日は、プログラムの修正。 ようやくADCでデータが取り込めるようになった。 ...続きを見る

ガッツ(がんばれ!) ブログ気持玉 1 / トラックバック 0 / コメント 0

2015/02/24 20:37
FPGA おー!何か出た!
ようやく信号が見えた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/02/23 21:03
FPGA 下流から攻める..
今回、FPGAボードとPCは、DCPUTILというdllを使って、Digilentが提供しているAPIを使って繋げている。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/02/15 17:56
FPGA まだまだ、先は長い..
Errorを、制約ファイルにおまじないを書き込むことによってWarningにする方法がわかったので、そのテクニックを使って、ようやくbitファイルが生成できた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/02/14 15:35
FPGA 一歩前進
ようやく、配置・配線が終わった..。 まだ、動いてないけど..。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/02/11 16:27
FPGA ADCのシミュレーション完了
今日もだらだらとFPGAを弄っていた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/02/01 20:25
ダイレクトサンプリングのSDR受信機
FPGAでダイレクトサンプリングのSDR受信機を作ろうと思っているけど、なかなか進まない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/01/31 17:16
ようやく一歩前進..
今日は、雪のため休暇。  たいした雪じゃないけど、今年度の仕事はほとんど終わっているので、無理に出勤する必要もない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2015/01/30 11:43
FIFOのシミュレーション、ようやく完了
ダイレクトサンプリングによる受信機を作ろうというプロジェクトを再開した。 ...続きを見る

ガッツ(がんばれ!) ブログ気持玉 1 / トラックバック 0 / コメント 0

2015/01/25 13:46
FPGA シミュレーションできるようになった..
昨日、あれやこれや弄ってみて、シミュレーションができるようになった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/11/10 21:17
ISim 難しいなぁ..
FPGAの3題目として、カウンターを廻して、その値をFIFOに取り込みPCで読み取るという回路を作っている。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/11/09 11:32
FPGA データの書き込み、読み出し成功
FPGAで作ったレジスタに、PCから書き込んだデータを再びPCに読み込むという、非常に簡単なことができるようになった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/11/04 21:10
FPGA 2つめの例題完了
今回は、じっくりFPGAに挑戦。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/11/03 10:47
FPGA ようやくスタート
実家へ行ったり、地を這うような短いロングワイヤーを張ったり、10MHzで久々に交信を楽しんだり、ランダム符号発生器を直したり、CWでのオンエアミーティングを行ったりで、なかなか進められなかったFPGAプロジェクトがようやくスタート。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/10/30 21:47
FPGAプロジェクト再開..
って、何回目だ? という話も有るけど、とにかく再開。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/10/23 20:08
自前のプロトコルは難しい..
PCとFPGAとはUSBで繋げるところまでは、成功しているけど、PC側からコマンドを送って、そのコマンドに従ってFPGAの内部動作を制御するところができていない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/06/18 21:19
再びFPGA
QRPトランシーバーは、完成間近になっているけど、一番不得意なケーシングが残っている。 まとまった時間がないと、なかなかできないのでトランシーバの作製は一旦中断。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/04/25 20:26
FPGAプロジェクト再開
ちょっと挫折して、数日間電子工作から遠ざかっていた。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/03/10 21:02
完全に挫折..
FPGAでAMラジオを作ろうとしているけど、全く進まず。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2014/03/04 20:40
DCM 解りかけてきた..
昨日からあっちこっちネット上から、XilinxのDCMに関しての情報を集めている。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/26 20:58
DCMでエラー発生
Nexsys3のクロックは、100MHz。 ADCは、最大のサンプルレートが80Msps。 100MHzから80MHzのクロックを作らないといけないけど、Spartan6のIPコアには、DCM(Digital Clock Manager)というのがある。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/25 21:27
久々の半田付け
昨日作成した回路図に従って、ADCの回路を組み立てた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/23 20:32
ADCの検討
今回入手したのは、AD9214。 10ビットで80Msps。 本当は16bitのものが欲しかったんだけど、相当高い。 うまくいくかどうかわからない実験なので、まあ、この程度が妥当な選択だと思う。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/23 10:29
書き込み成功!
Nexys3ボードとPCが4回目のトライでようやくつながった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/22 11:44
3回目のトライ
C#のプログラムをもう一度、一から作り直し。 今回のトラブルで、いろいろ調べまわったので関連情報もいろいろ得られた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/19 21:02
つっ、つながった..
昨日は、手も足も出ない状態で、もうダメかとほとんどあきらめていた。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2014/02/18 21:55
手も足も出なくなってきた..
VHDLとC#で、Nexys3ボード上のLEDを点灯させようとしているけど、手も足もでなくなってきた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/17 21:50
2回目のトライ
最初のエラーはクリアできた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/16 15:42
やっぱりダメだ..
APIの関数は、 DpcInit(ERC *perc)。 ERCは、定義ファイルを見るとint型。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/16 11:23
1回目のトライ
VHDLで、PCからのデータを読み込んでNexys3のボード上の対応しているLEDを点灯させるロジックを作成して、コンフィグし、C#で、dpcutil.dll経由で、PCからNexys3にデータを送るプログラムを作成して動作させてみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/15 16:24
状態遷移図を描いてみる..
また雪だ。  今日は、午前中の通院日だったので、仕事は休み。 少し電車は遅れていたけどたいしたことはなかった。 休んでなければ、いまごろ帰る時間だけど、結構電車のダイヤがみだれているみたいなので大変だったかもしれない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/14 16:19
一筋の光が..
しばらく、真っ暗なダンジョンをさまよっていたけど、ようやく一筋の光が見えてきた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/12 20:28
パーツは届いたけど..
発注していたパーツが届いた。 例によって、いらなそうなものまでついでということで発注。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/11 14:45
エレキ工房No.1
今更感はあるけど、エレキ工房No.1を買ってきた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/10 20:52
Digilent Adept
Nexys3とPCとをつなぐ検討をしているけど、DigilentがAdeptというツールを提供していることを思い出した。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/09 20:22
SDR用部品発注
FPGAが搭載されたNexys3というボードを利用してSDRを作製しようとしている。 ...続きを見る

なるほど(納得、参考になった、ヘー) ブログ気持玉 2 / トラックバック 0 / コメント 0

2014/02/08 14:29
PCとの接続を考える(2)
Nexys3で作ったFPGAをPCでコントロールするために、Nexys3とPCをUSBポートで接続しようとしているけど、相当難航している。 前のエントリで検討した、ボードに搭載されているFT232Rは制限が多いことが判明。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/05 20:44
PCとの接続を考える..
今回のSDRでは、CICフィルタを通した後のI/Q信号をPCに取り込んで、その後のFIRフィルタや復調はPC側のソフトウエアで処理する。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/02 10:48
CICフィルタ、たぶんできた..
ようやく、CICフィルタができた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/01 21:28
シミュレーションがうまくいかない..
VHDLでCICフィルタを作成して、シミュレーションをやっているんだけど、どうもうまくいかない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/02/01 16:41
OpenOffice Calc
ようやくCICフィルタができた(といっても、結局APB-3のソースとほとんど同じになってしまったが..)ので、シミュレーション用の入力データをcalcで作ろうと思ったんだけど、エラーが出て上手くいかない。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/30 21:25
VHDLもだいぶ慣れてきた..
1週間ほど前に、VerilogからVHDLに乗り換えたけど、だいぶ慣れてきて、思っていることが比較的すんなりとできるようになってきた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/26 21:25
VHDLでDDSを..
VHDLで書いたDDSのテストベンチを作って動作を確認してみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/25 16:36
DDSをVHDLで書き直す..
人のソースを丸ごとコピーしても面白くないので、Verilogで書いたDDSをVHDLに書き直すことにした。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/23 21:15
やっと判った.. APB-3のROM構造
APB-3のDDSのROMの構造がどうなっているのかわからなかったけど、今日、真面目に解析してやっとわかった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/22 20:58
VHDLの学習
数日前からVHDLの学習を始めた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/21 21:56
宗旨替え?
最近、VHDLをVerilogに置き換えるということをやっているけど、どうもやりづらい。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/19 18:03
CICフィルタ
IPコアジェネレータでコムフィルタのDelayの設定を2にすると、通過特性が予想どおりの計上になる。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/19 10:44
VHDLの本 購入
VHDLで書かれたソースを読む時は、ネットで調べながら読んだりしていたけど、一通り最低限の知識を系統的に習得したいと思い、昨日の夕方、AmazonでVHDLの本を発注した。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/14 20:34
CICフィルタ、難しいなぁ..
CICフィルタの実装に取り掛かったけど、さっぱり理解できない。 ...続きを見る

ガッツ(がんばれ!) ブログ気持玉 2 / トラックバック 0 / コメント 0

2014/01/13 16:20
複素周波数変換 できたっぽい..
出力のアナログ波形が、比較的簡単に見れるようになったのでシミュレーションが結構捗る。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/12 17:34
アナログ波形の表示
ISimでシミュレーションした結果はデジタルで、アナログ表示ができない。 DDSの波形も、なるべく分割を少なくして、結果の数値を手でcalcに入力し、calcのグラフ描画機能を利用してアナログ波形を表示していた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/12 15:53
DDS 最初からやりなおし
前回のエントリーで、やっとできたと思ったけど、COS側を作ったら不具合が発覚。 ROMサイズを小さくするため、波形の1周期の1/4だけデータを作って、折り返したり、反転させたりして作っていたけど、つなぎ目がうまくいっていなかった。  折り返すと、前の周期の最後のデータと次の周期の最初のデータが同じになってしまうのだ。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/11 15:04
DDS、やっとできた..
FPGAでDDSを作るプロジェクト、ようやく完了。 ...続きを見る

ナイス ブログ気持玉 2 / トラックバック 0 / コメント 2

2014/01/05 12:22
FPGAでDDSを作る(3)
ブロック単位の確認が終わったので、アキュムレータとROMを組み合わせてDDSにしてみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/04 11:20
FPGAでDDSを作る(2)
ROMだけ作ってシミュレーションしてみた。 結果は、EN信号の処理がうまくないことが判明。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/03 17:01
FPGAでDDSを作るプロジェクト再開
年末から全くやる気がなくなってほったらかしていたFPGAでDDSを作るプロジェクトをようやく再開。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2014/01/02 11:38
波形ROM作ってみた..
とりあえず、波形ROMを作ってみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/24 20:19
波形ROMの中身
FPGAでDDSを作ろうとしているんだけど、波形ROMの作り方で停滞中。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 4

2013/12/23 11:08
ISEの機能 Language Templates
昨日紹介したTutorialは、ずいぶん役に立つ。 DDSのチュートリアルとしては当然だけど、ISEのチュートリアルとしても使えそう。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/19 21:03
DDSの検討(3)
面白そうなDDSのtutorialを見つけた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/18 20:33
DDSの検討(2)
IPコアジェネレータで、サクッと作るつもりだったDDSだが、位相アキュムレータが16bitしかとれないことが判明。 システムクロック100MHzだと、1ステップが1526Hzとなって粗すぎる。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/16 21:00
最初のプロジェクトは、AMのSDR
FPGAを使った最初のプロジェクトとしては、AMのSDRを作ることにした。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/15 09:51
DDSの検討
FPGAで、DDSを作ろうと思うんだけど、今のところさっぱりわからず。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/14 14:16
FPGA(18) DDSの検討しようとしたけど..
Verilogの入門書を読みながら、ロジック回路で遊ぶという日々が続いている。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/11 21:40
FPGA(17) IPコア すごいなぁ..
ISEで、ソースファイルとして、VHDLやVerilog、テストベンチなどが選択できることを経験したけど、他になにがあるんだろうとよくよく眺めてみたら、一番上に"IP(CORE Generator & Architecture Wizard)"というのがあった。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/09 20:47
FPGA(16) ISE一通り使ってみた。
ISEでNexys3のプログラムをするという英文のチュートリアルを見つけたので、それでやってみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/08 17:18
FPGA(15) シミュレーションできた。
ISEで、ようやくシミュレーションできた。 例によって、単純なミス..。 ...続きを見る

なるほど(納得、参考になった、ヘー) ブログ気持玉 1 / トラックバック 0 / コメント 0

2013/12/07 10:28
FPGA(14) 回路図が見えた..
4bit adderの回路図が見えた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/06 21:48
FPGA(13)シミュレーションしてみる..
New SourceからVerilog Test Fixtureを選んで、ViewをSimulationに切り替え、ProcessペインのSimulate Behavior Modelをダブルクリックすると.. ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2013/12/05 20:24
FPGA(12) ちょっと古い?
昨日届いた「入門Verilog..」の本だけど、ちょっと古いかも。 書き方が「FPGAボードで学ぶ..」の本と違っている。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/04 20:37
FPGA(11) ISE なかなか難しい
ISEを使い始めたけど、なかなか難しい。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/03 20:56
FPGA(10) 「入門Verilog HDL記述」
今日は、創立記念日で仕事は休み。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/03 13:48
FPGA(9) ISEの方が快適だ..
「FPGAボードで学ぶ..」の本に倣って、ソースをメモ帳で書いていたけど、今日は、Xilinxから提供されているISEを使ってみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/12/01 14:51
FPGA(8) 何かオリジナルなものを作りたいな..
教科書にそって、例題をさらに2つほど打ちこんで実行してみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/11/30 15:55
FPGA(7) FPGA 面白い..
今日は、通院のため休暇。 病院は午後からなので、朝からFPGAで遊んでいる。 ...続きを見る

ブログ気持玉 0 / トラックバック 0 / コメント 2

2013/11/29 10:34
FPGA(6) とりあえず動いた..
Nexys3ボード、教科書どおりにやってみた。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/11/28 21:26
FPGA(5)もう届いた..
月曜日の夜発注したら、もう届いた。 ミネソタ州から送られているはずなんだけど、国内通販並みの速さにびっくり..。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/11/28 19:58
FPGA(4) もう出荷された..
昨日発注したNexys3が、もう発送されたようだ。 トラッキングを見ると夜の11時に出荷されたことになっているけど、この会社、夜中も働いているのかな..。 ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/11/26 20:54
FPGA(3) Nexys3発注
ちょっと高かったけど、Nexys3を発注した。  これVGAとかマウス、キーボードまで繋げるらしい。 CPU自作して、OS自作したらフルスクラッチのPCができてしまうかも..。 無線に戻ってこれるかな..。  ...続きを見る

ブログ気持玉 / トラックバック / コメント

2013/11/25 21:30

トップへ | みんなの「FPGA」ブログ

半田付けとプログラミングと.. FPGAのテーマ/BIGLOBEウェブリブログ
文字サイズ:       閉じる